RISC-V，迎來新創新

來源：內容由半導體行業觀察（ID：icbank）編譯自allaboutcircuits，謝謝。

來自RISC-V歐洲峯會的新創新準備簡化开源處理器的設計過程。

隨着RISC-V歐洲峯會的結束，我們將回顧本周的公司如何利用這次活動作爲平臺，展示他們利用开放指令集架構(ISA)的最新創新。這些發展既包括硬件也包括軟件，這使得它們對許多領域的設計師都很重要。

自2015年發布以來，RISC-V一直是一個开放的標準，支持自定義硬件和軟件創新。ISA使用預先存在的知識來加快开發時間，並在設計過程中提供改進的靈活性。

RISC-V歐洲峯會的三個亮點可能爲不需要在架構的最低級別操作的設計人員提供新的抽象級別。本文將介紹峯會上的這些公告，並討論每個創新如何爲設計師提供工具，使开發周期更簡單，同時縮短上市時間。此外，我們將研究不斷發展的RISC-V生態系統，以評估ISA將如何繼續發展。

自定義矢量核

爲了迎接RISC-V歐洲峯會，semdynamics宣布了“最大的、完全可定制的”矢量處理RISC-V處理器。隨着矢量計算在人工智能或計算機視覺應用中變得越來越重要，硬件矢量支持可以成爲許多开發人員在高性能系統上工作的寶貴設計工具。隨着RISC-V國際公司2021年的矢量擴展，預計ISA的矢量處理將隨着需求而增長。

來自semiddynamics的矢量單元是可定制的，以適應應用程序的需求，允許設計人員根據需要縮放數據路徑長度，矢量長度或數字格式。並且在單個單元中集成了從4到32個矢量內核，即使是計算最密集的應用程序也可以使用vector unit。矢量單元與atrevideo和Avispado RISC-V內核一起提供，並展示了RISC-V ISA的多功能性。

RISC-V矢量加密

隨着矢量硬件可用性的提高，Codethink已經將對RISC-V矢量加密擴展集的全面支持集成到仿真軟件QEMU中。雖然仿真可能不是實現矢量加密設計的直接要求，但它是RISC-V規範中批準的要求。

基於他們過去在RISC-V設備上的經驗，Codethink在QEMU模擬器上的开發最終將使矢量加密技術更接近RISC-V標準化。目前，擴展集處於穩定階段，預計會發生有限的更改，之後擴展集可以凍結和/或批準。

軟件定義的硅

一組芯片聯盟成員，包括安特微和谷歌，提出了改進的數字設計工具，用於集成使用RISC-V內核。這些工具，即Verible和Kythe，可以與非常高效和優雅的RISC-V (VeeR)核心家族一起使用，以簡化設計過程，並允許在組織內部和組織間的工作中進行开放協作。

Caliptra項目突出了這些努力，該項目利用VeeR核心家族提供現代處理器所需的安全性。除了設計和驗證工具之外，Antmicro還提供了一個視覺系統設計器，提供了更多的理由相信RISC-V設計器很快就會體驗到一個新的抽象層次。

高性能RISC-V

雖然RISC-V歐洲峯會肯定會討論更多的發展，但本文中的發展代表了RISC-V處理器增加可訪問性和市場份額的趨勢。這並不是說模擬和數字芯片設計師很快就會過時，而是說設計RISC-V處理器可能很快就會成爲一項更容易的任務。

隨着軟件和硬件的創新，如視覺系統設計，矢量核心支持，或專用的RISC-V模擬IP，高級开發和集成的新機會似乎即將到來。除了進入RISC-V生態系統的門檻較低之外，這最終支持了RISC-V不可避免的說法。

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》爲您分享的第3430期內容，歡迎關注。

本文作者可以追加內容哦 !